近些年，日益增多的高頻信號設計與穩步增加的電子系統性能緊密相連。隨著系統性能的提高，PCB設計工程師的挑戰與日俱增：更微小的晶粒，更密集的電路板布局，更低功耗的芯片要求。隨著所有技術的迅猛發展，我們已成為高速PCB設計的核心，需要考慮其復雜性和所有因素。

回顧

在過去30年，PCB設計發生了很大變化。 1987年，我們認為0.5微米是技術的終結者，但今天，22納米工藝已變成了常態。如下圖所示，1985年的邊緣速率推進了設計復雜性的提升（通常為30納秒），而如今邊緣速率已變成1納秒。

過去30年邊緣速率的變化

技術進步中伴隨各種問題

技術的進步總是伴隨著一系列問題。隨著系統性能的提升和高速PCB設計的采納，一些問題必須在PCB設計環境中進行處理。下面，我們來總結一下面臨的挑戰：

信號質量

IC制造商傾向于更低的核心電壓和更高的工作頻率，這就導致了急劇上升的邊緣速率。無端接PCB設計中的邊緣速率將會引發反射和信號質量問題。

串擾

在高速信號PCB設計中，密集路徑往往會導致串擾——在PCB上，走線間的電磁耦合關聯現象。

串擾可以是同一層上走線的邊緣耦合，也可以是相鄰層上的寬邊耦合。耦合是三維的。與并排走線路徑相比，平行路徑和寬邊走線會造成更多串擾。

寬邊耦合（頂部）相比于邊緣耦合（底部）

輻射

在傳統PCB設計中的快速邊緣速率，即使使用與先前相同的頻率和走線長度，也會在無端接傳輸線上產生振鈴。這從根本上導致了更高的輻射，遠遠超過了無終端傳輸線路的FCC/CISPR B類限制。

10納秒（左）和1納秒（右）的邊緣速率輻射

PCB設計解決方案

信號和電源完整性問題會間歇出現，很難進行判別。所以的方法，就是在PCB設計流程中找到問題根源，將之清除，而不是在后期階段試圖解決，延誤生產。通過疊層規劃工具，能更容易地在您的PCB設計中，實現信號完整性問題的解決方案。